PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2005-045166

(43) Date of publication of application: 17.02.2005

(51)Int.CI.

H01L 29/78 H01L 21/316 H01L 21/336 H01L 29/786 // C23C 16/42

(21)Application number: 2003-279885

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

25.07.2003

(72)Inventor: IIJIMA RYOSUKE


YAMAGUCHI TAKESHI

NISHIYAMA AKIRA

(54) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF (57)Abstract:

PROBLEM TO BE SOLVED: To suppress the diffusion of the atoms, of such as boron, for composing a gate electrode into a gate insulating film when using metal silicate as the gate insulating film, and to suppress the increase of the interface level of a silicon substrate.

SOLUTION: A semiconductor device has a field-effect transistor where the gate electrode 104 is formed on the silicon substrate 101 via the gate insulating film 103. The gate insulating film 103 contains metal, silicon, oxygen, and nitrogen. The concentration of the nitrogen in the film 103 is maximized at the gate electrode interface and is minimized at the substrate interface. The concentration of the metal in the gate insulating film 103 is minimized at the gate electrode interface and is maximized at the substrate interface section.



LEGAL STATUS

[Date of request for examination]

17.09.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1]

It is the semiconductor device which has the field effect transistor by which the gate electrode was formed through gate dielectric film on the semi-conductor substrate,

It is the semiconductor device which the nitrogen concentration in this film of said gate dielectric film is min in max and the interface section with said substrate in the interface section with said gate electrode including a metal, silicon, oxygen, and nitrogen, and is characterized by the metal concentration in said gate dielectric film being max in the interface section with said gate electrode in min and the interface section with said substrate.

[Claim 2]

Said semi-conductor substrate is a semiconductor device according to claim 1 characterized by consisting of a silicon substrate, an Si layer on a SiGe layer, or an Si layer on an insulator layer.

[Claim 3]

The metal concentration in said gate dielectric film is a semiconductor device according to claim 1 or 2 characterized by increasing from the interface with said gate electrode in monotone toward an interface with said substrate.

[Claim 4]

The metal concentration in said gate dielectric film is a semiconductor device according to claim 1 or 2 which is increasing from said gate electrode side to said substrate side in monotone, and is characterized by being uniform in both the interface section with said gate electrode, and the interface section with said substrate.

[Claim 5]

It is a semiconductor device given in any of claims 1-4 characterized by for this metal concentration being 15% or less in the interface section with said gate electrode when the metal concentration in said gate dielectric film is defined as Metal/(Metal+Si) (however, Metal the presentation ratio of the metal in gate dielectric film and Si presentation ratio of the silicon in gate dielectric film), and being 35% or more in the interface section with said substrate they are.

[Claim 6]

The metal in said gate dielectric film is a semiconductor device given in any of claims 1-5 characterized by being a hafnium (Hf), a zirconium (Zr), titanium (Ti), a tantalum (Ta), aluminum (aluminum), an yttrium (Y), a lanthanum (La), one element in a cerium (Ce), or two or more elements they are.

[Claim 7]

The process which deposits the metal silicate film containing the metal, silicon, and oxygen which metal concentration serves as max by the substrate interface side, and serves as min by the upper layer side on a semi-conductor substrate,

The process which introduces nitrogen into the surface section of said metal silicate film, and forms the nitriding metal silicate film,

The process which forms a gate electrode on said nitriding metal silicate film,

***** -- the manufacture approach of the semiconductor device characterized by things.

[Translation done.]

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[Field of the Invention]

[0001]

This invention relates to the semiconductor device which used the high dielectric constant ingredient especially for gate dielectric film, and its manufacture approach with respect to the semiconductor device which has a field effect transistor (MISFET).

[Background of the Invention]

[0002]

Thin film-ization of gate dielectric film is advanced by the demand of improvement in the speed of LSI, and high integration in recent years, and it is SiO2. By the film, thin film-ization already serves as a limitation from viewpoints, such as leakage current control. Then, SiO2 As a thin insulator layer with little leakage current, conversion thickness is SiO2. Using an ingredient with high specific inductive capacity (High-k ingredient) is examined. As such a High-k ingredient, it is SiO2. Using the so-called metal silicate which added the metal atom is examined.

[0003]

The serious problem at the time of using metal silicate as gate dielectric film is that the atoms (for example, boron of the dopant atom at the time of using a poly-Si electrode etc.) which constitute a gate electrode are spread into gate dielectric film. The electrode configuration atom diffused into gate dielectric film generates a fixed charge in the film, and causes a flat-band-voltage shift and a mobility fall. It is also known that will make interface state density increase when the nitrogen added by one side exists near the interface with a silicon substrate, and this will bring about the fall of mobility although it is known that diffusion of this electrode configuration atom will be controlled by adding nitrogen to metal silicate.

[0004]

therefore, diffusion of the electrode configuration atom to the inside of gate dielectric film -- controlling -- in addition -- and in order to keep the property of a substrate interface good, it is desirable to add nitrogen only near an electrode interface at high concentration. However, diffusion of the nitrogen atom in the inside of metal silicate is very difficult for maintaining this stably especially, even if it can introduce nitrogen into gate dielectric film so that only a gate electrode side may have temporarily the distribution toward which concentration inclined greatly, since it is quick.

[Patent reference 1] JP,2001-332547,A

[Description of the Invention]

[Problem(s) to be Solved by the Invention]

0005

Thus, when metal silicate was conventionally used as gate dielectric film of MISFET, in order to control diffusion into the gate dielectric film of atoms, such as boron which constitutes a gate electrode, nitrogen needed to be introduced into gate dielectric film, but when nitrogen was introduced into gate dielectric film, there was a problem which is made to increase the interface state density of a silicon substrate, and causes the fall of mobility.

[0006]

This invention was accomplished in consideration of the above-mentioned situation, and the place made into the purpose can control diffusion into the gate dielectric film of atoms, such as boron which constitutes a gate electrode, in the configuration which used metal silicate as gate dielectric film, and the increment in the interface state density of a silicon substrate can be controlled, and it is in offering the semiconductor device which can be contributed to improvement in the speed and high integration of LSI.

[Means for Solving the Problem]

[0007]

The following configurations are used for this invention in order to solve the above-mentioned technical problem.

[8000]

Namely, this invention is a semiconductor device which has the field effect transistor by which the gate electrode was formed through gate dielectric film on the semi-conductor substrate. Said gate dielectric film contains a metal, silicon, oxygen, and nitrogen. The nitrogen concentration in this film in the interface section with said gate electrode Max, And it is min in the interface section with said substrate, and metal concentration in said gate dielectric film is characterized by being max by min and the interface section with said substrate in the interface section with said gate electrode.

[0009]

Here, the interface section with the gate electrode of gate dielectric film means the field including not only a gate electrode interface but a gate electrode interface, and its near. Similarly, the substrate interface section means the field including not only a substrate interface but a substrate interface, and its near. That is, the interface section means near an interface.

[0010]

Moreover, the following are raised as a desirable embodiment of this invention.

[0011]

(1) A semi-conductor substrate should be a silicon substrate.

[0012]

- (2) A semi-conductor substrate should be Si layer on a SiGe layer. Furthermore, as for a SiGe layer, grid distortion should be eased, and Si layer should have grid distortion (hauling distortion).
- (3) A semi-conductor substrate should consist of an Si layer (SOI) on an insulator layer.

[0014]

(4) The metal concentration in gate dielectric film should increase from a gate electrode interface in monotone toward a substrate interface.

[0015]

(5) The metal concentration in gate dielectric film should increase from a gate electrode interface stair-like toward a substrate interface.

[0016]

(6) The metal concentration in gate dielectric film is increasing from the gate electrode side to the substrate side in monotone, and be uniform in both the gate electrode interface section and the substrate interface section.

[0017]

(7) When you define the metal concentration in gate dielectric film as Metal/(Metal+Si) (however, Metal the presentation ratio of the metal in gate dielectric film and Si presentation ratio of silicon), this metal concentration is 15% or less in the gate electrode interface section, and be 35% or more in the substrate interface section.

[0018]

(8) The metal in gate dielectric film should be a hafnium (Hf), a zirconium (Zr), titanium (Ti), a tantalum (Ta), aluminum (aluminum), an yttrium (Y), a lanthanum (La), one element in a cerium (Ce), or two or more elements.

[0019]

Moreover, this invention is characterized by to include the process which deposits the metal silicate film which is the manufacture approach of a semiconductor device of having a field effect transistor, and contains the metal, the silicon, and the oxygen which metal concentration serves as max by the substrate interface side, and serves as min by the upper layer side on a silicon substrate, the process which introduce nitrogen into the front face of said metal silicate film, and form the nitriding metal silicate film in it, and the process which form a gate electrode on said nitriding metal silicate film.

[Effect of the Invention]

[0020]

According to this invention, since nitrogen concentration in gate dielectric film is made into min in max and the substrate interface section by the gate electrode interface section, nitrogen concentration in gate dielectric film is made sufficiently high in the gate electrode interface section, diffusion into the gate

dielectric film of a gate electrode configuration atom can be controlled, nitrogen concentration in gate dielectric film can be made sufficiently low in the substrate interface section, and the increment in the interface state density of a silicon substrate can be controlled. In addition, since metal concentration in gate dielectric film is made into max in min and the substrate interface section by the gate electrode interface section, in the field where nitrogen concentration is high, metal concentration becomes low and, thereby, can control diffusion of nitrogen.

[0021]

Therefore, diffusion into the gate dielectric film of the atom which constitutes a gate electrode can be controlled, and the property of an interface with a silicon substrate can obtain a good nitriding metal silicate insulator layer. It becomes possible to raise the engine performance of MISFET by this, and can contribute to improvement in the speed of LSI, and high integration.

[Best Mode of Carrying Out the Invention] [0022]

About concentration distribution in the film of the nitrogen atom in nitriding metal silicate, and a metal atom, nitrogen concentration is min max and near a substrate interface near an electrode interface, and, as for the semiconductor device proposed by this invention, metal concentration is characterized by being max min and near a substrate interface near an electrode interface at it and coincidence.

Near [above] the electrode interface has pointed out the field of finite including the true interface of a gate electrode and gate dielectric film, and this is the same also about near a substrate interface. So, below, some concrete examples of concentration distribution in the gate dielectric film of a metal atom and a nitrogen atom are shown. Drawing 1 (a) - (c) is the conceptual diagram showing the concentration distribution of the direction of thickness of a metal atom and a nitrogen atom in the gate dielectric film of this invention. In addition, in 101 in drawing, a silicon substrate and 103 show the nitriding metal silicate as gate dielectric film, and 104 shows the Pori Si film as a gate electrode.

As shown in <u>drawing 1</u> (a), the concentration of the metal atom in the field which the field where the concentration of a metal atom is high is near the substrate interface, and the field where the concentration of a metal atom is low exists near the gate electrode interface, and is inserted into them is the in-between concentration near both the interfaces. That is, in the field across which it faces near a substrate interface and near an electrode interface, the concentration of a metal atom is increasing from the electrode side gradually toward a substrate side on the fixed inclination. On the other hand, the concentration of a nitrogen atom is max in a gate electrode interface, and is min in a substrate interface, and the concentration of a nitrogen atom is decreasing gradually toward a substrate side on the fixed inclination from the electrode side.

[0025]

<u>Drawing 1</u> (b) is the case where metal concentration increases from a gate electrode interface in monotone toward a substrate interface. As shown in <u>drawing 1</u> (b), in the film, the inclination of the direction of thickness of metal concentration does not necessarily need to be uniform, and may be changing on the way. [0026]

Gate dielectric film is divided into two fields, a gate electrode interface side and a substrate interface side, about the concentration of a metal atom, and <u>drawing 1</u> (c) is a case with uniform metal concentration in each field. Also in this case, the metal concentration in gate dielectric film is high by the substrate side low by the gate electrode side. Moreover, such concentration distribution is acquired by forming gate dielectric film in two-layer. Furthermore, it is good by carrying out the laminating of many layers also as a configuration from which the metal presentation in gate dielectric film changes stair-like. [0027]

These <u>drawing 1</u> (a) If it is min near the substrate interface which means the field of the finite which the concentration of a metal atom serves as max near the electrode interface which does not need to be max or min in a true interface, and means the field of finite including a gate electrode interface, and includes a substrate interface as - (c) showed, all are contained in the range of this invention. This is the same also about concentration distribution of a nitrogen atom. Even if it is the case where the concentration of a metal or nitrogen serves as max or min inside more slightly than an interface, more specifically, it is contained in the range of this invention.

By making it the above-mentioned structure, the nitrogen partition toward which concentration inclined

http://www4.ipdl.ncipi.go.jp/cgi-bin/tran web cgi ejje

greatly is maintained stably, diffusion into the gate dielectric film of a gate electrode configuration atom is controlled, and only a gate electrode side can realize the nitriding metal silicate film with the good property of a semi-conductor substrate interface.

[0029]

The reason is explained below. A part with higher metal concentration has [the nitrogen atom in the gate dielectric film which consists of nitriding metal silicate] weaker association with a surrounding atom, and association is as strong as a part with metal concentration low on the other hand. Therefore, when the external factor urged to reconstruction of film Nakahara children, such as heat, is added and concentration distribution of the metal atom in the film has the above-mentioned profile, it is remarkable, and dissipation to the exterior of the nitrogen atom like near [where metal concentration is high] a substrate interface is stabilized as near [where metal concentration is low] a gate electrode interface, and is maintained as it is. Therefore, steep distribution of the nitrogen atom with which the concentration of the nitrogen atom in gate dielectric film had the inclination for concentration to become high spontaneously, inclined toward the gate electrode side by surface nitriding, and the gate electrode side was introduced is maintained stably. [0030]

Next, it inquires, referring to <u>drawing 2</u> and <u>drawing 3</u> about the concentration of a desirable metal atom near a gate electrode and near a substrate. The nitriding hafnium silicate with which hafnium concentration Hf/(Hf+Si) differs (15% and 35%) was formed. Nitrogen concentration is 40at(s).% and all of a presentation are uniform in the film. The MIS sample of the silicon substrate / nitriding hafnium silicate / poly-Si which makes these film an insulator layer was produced.

[0031]

After adding heat treatment (inside of 1000 degrees C, 30 seconds, and nitrogen-gas-atmosphere mind) to this MIS sample, nitrogen concentration distribution of the direction of thickness was measured by HR-RBS (High Resolution Rutherford Backscattering Spectroscopy) analysis. The result is <u>drawing 2</u>. The sample whose hafnium concentration is 35% has the intentionally low nitrogen concentration in the film compared with 15% of sample so that <u>drawing 2</u> may show. By heat treatment, only the high sample of the hafnium concentration among both the samples whose nitrogen concentration was the same at the time of membrane formation dissipates in the insulator layer exterior, and, as for this, a nitrogen atom is considered that the nitrogen concentration in the film finally fell for it. Concentration distribution of the depth direction can be known in above-mentioned HR-RBS. A component analysis is possible, using RBS and XPS (X-ray Photoelectron Spectroscopy) with a thin film like gate dielectric film.

That is, association with a nitrogen atom and a surrounding atom is so weak that hafnium concentration is high, and it is because association is cut easily and it is emitted to the insulator layer exterior by the external factor to which reconstruction of atoms, such as heat, is urged. If typically expressed about the hafnium concentration dependency of the stability in the inside of the film of this nitrogen, it will become like drawing 3 R> 3. According to drawing 3, it is an upper limit with desirable in order to maintain the nitrogen atom in the film on that occasion stably making hafnium concentration Hf/(Hf+Si) 15% or less, and this concentration desirable as concentration near an electrode interface. Moreover, it is a minimum with desirable in order to make the nitrogen atom in the film dissipate to the exterior making hafnium concentration Hf/(Hf+Si) 35% or more, and this concentration desirable as concentration near a substrate interface.

[0033]

In order to maintain stably the steep nitrogen concentration distribution in gate dielectric film as a result of the above examination, metal concentration Metal/in the nitriding metal silicate film (Meta1+Si) will be concluded if it is important that consider near an electrode and it considers as 35% or more near a substrate 15% or less.

[0034]

Hereafter, the more concrete operation gestalt of this invention is explained to a detail, referring to a drawing.

[0035]

<u>Drawing 4</u> is drawing having shown the cross-section configuration of MISFET concerning the operation gestalt of this invention. This MISFET possesses the gate electrode 104 which consists of polish recon into which n mold impurity formed on the p-type silicon substrate 101, the gate dielectric film 103 which consists of nitriding metal silicate formed on this silicon substrate 101, and this gate dielectric film 103 was introduced. Moreover, the source drain field 105 where n mold impurity was introduced and which is a

diffusion layer is formed in the location which sandwiches the gate electrode 104 in a silicon substrate 101. The gate side attachment wall 106 which consists of a silicon nitride is formed in the side attachment wall of the gate electrode 104. 107 is an interlayer insulation film which consists of silicon oxide. The aluminum wiring 108 is connected to the gate electrode 104 and the source drain field 105 through the contact hole prepared in the interlayer insulation film 107. Moreover, two or more MISFET(s) are formed on a substrate 101, and each MISFET is separated by the component isolation region 102.

Next, n-MISFET which uses the nitriding hafnium silicate film as gate dielectric film 103 is explained as an example about the concrete formation approach.

[0037]

First, as shown in <u>drawing 5</u> (a), the slot for isolation is formed by reactive ion etching on the p-type silicon substrate 101 of field bearing (100), specific resistance 4 - 6-ohmcm. Then, the component isolation region 102 is formed by embedding the LP-TEOS film, for example. Then, gate dielectric film 103 is formed. [0038]

When forming gate dielectric film 103 by the chemical-vapor-deposition method (CVD method), oxygen is supplied in a fission reactor, the raw-material gas of a hafnium system, for example, C16H40N4Hf, and the raw-material gas of a silicon system, for example, C8H24N4Si, and the HAFUNIUMUSHIRI-Kate film is formed. At this time, in the side near the silicon substrate of gate dielectric film 103, a hafnium content increases according to making it change so that the flow rate of oxygen may become high with time amount, and it decreases in a front-face side. Moreover, membrane formation temperature can also adjust a hafnium content. That is, since a hafnium content can be lessened by the front-face side by reducing membrane formation temperature from 650 degrees C to 400 degrees C with time amount, this approach may be used instead of adjusting oxygen flow rate.

Membrane formation of the above-mentioned hafnium silicate film may be performed by the atomic layer depositing method (the ALD method). In this case, hafnium system raw-material gas, silicon system raw-material gas, and oxygen are supplied by turns, as shown in <u>drawing 6</u>. That is, the supply time amount per time of hafnium system gas and silicon system gas is in the condition held to Regularity Thf and Tsi, respectively, and the supply time amount per time of oxygen is T1<T2<T3<T four. It is made to change so that it may lengthen one by one. In the side near the silicon substrate of gate dielectric film 103, a hafnium content increases by this, and it decreases in a front-face side.

Moreover, membrane formation of the hafnium silicate film may be performed by the spatter forming-membranes method. For example, in an argon and oxygen mixed gas, a hafnium target and a silicon target are used for coincidence, and spatter membrane formation is carried out. It is made to change at this time, so that the ratio of the output of a hafnium target to the output of a silicon target may make it small with time amount. In the side near the silicon substrate of gate dielectric film 103, a hafnium content increases by this, and it decreases in a front-face side.

[0041]

Next, as shown in <u>drawing 5</u> (b), it nitrides near the front face of the hafnium silicate film 103. For example, NO gas or NH3 It can nitride near the front face of gate dielectric film 103 by heating in a gas ambient atmosphere. Moreover, a nitrogen atom may be introduced only into a front face using a nitrogen ion implantation, and a nitrogen atom may be stabilized by rapid heating (RTA). Moreover, nitrogen may be introduced near the front face by the technique of irradiating excitation (radical) nitrogen. It is effective especially when the high-concentration nitriding only near the front face of this approach is desirable. [0042]

Next, as shown in <u>drawing 5</u> (c), by the chemical-vapor-deposition method, the polish recon film is deposited on the whole surface, patterning of this polish recon film is carried out, and the gate electrode 104 is formed. Then, SiH4 diluted with nitrogen gas in 450 degrees C and the pressure of 1-104Pa Gas and NH3 The 5-200nm silicon nitride 106 is deposited using the mixed gas of gas. [0043]

Future processes are the same as that of the production process of the usual MISFET. Specifically, it is 3 acceleration voltage 20keV and the dose of 1x1015cm. The ion implantation of arsenic is performed and the source drain field 105 is formed. Then, by the chemical-vapor-deposition method, the silicon oxide 107 used as an interlayer insulation film is deposited on the whole surface, and opening of the contact hole is carried out to this interlayer insulation film 107. Then, the aluminum film is deposited on the whole surface by the

spatter, and wiring 108 is formed by carrying out patterning of this by reactive ion etching. MISFET shown in said drawing 4 R> 4 can be formed through such a process.

[0044]

In MISFET formed in this way, since nitrogen concentration in gate dielectric film 103 is made sufficiently high in the gate electrode interface section, diffusion into the gate dielectric film 103 of the configuration atom of the gate electrode 104 can be controlled. Furthermore, since nitrogen concentration in gate dielectric film 103 is made sufficiently low in the substrate interface section, the increment in the interface state density of a silicon substrate 101 can be controlled.

[0045]

And since metal concentration is made sufficiently low in the gate electrode interface section with high nitrogen concentration, diffusion of the nitrogen in the gate electrode interface section can be controlled. Furthermore, since nitrogen concentration makes metal concentration sufficiently high in the low substrate interface section, dissipation to the exterior of the nitrogen in the substrate interface section can be promoted. For this reason, a condition highly low at a substrate side will be held by the gate electrode interface side as nitrogen concentration in gate dielectric film 103 at stability.

Therefore, also in final product level, diffusion into the gate dielectric film 103 of the atom which constitutes the gate electrode 104 can be controlled, and the property of an interface with a silicon substrate 101 can obtain a good nitriding metal silicate insulator layer. It becomes possible to raise the engine performance of MISFET by this, and can contribute to improvement in the speed of LSI, and high integration.

[0047]

In addition, this invention is not limited to the operation gestalt mentioned above. With an operation gestalt, although the silicon substrate was used as a substrate, the Si/SiGe substrate in which Si layer was formed on the SiGe layer can also instead be used. Here, FET using a distortion Si channel of high mobility is producible by having eased grid distortion in the SiGe layer and giving grid distortion (hauling distortion) to Si layer. Furthermore, some fields of a silicon substrate are SiO2. The replaced substrate of SOI (Silicon On Insulator) structure may be used. Moreover, it is also possible to apply to MISFET FET from which the configuration of a silicon substrate differs, for example, a Fin mold.

Moreover, as a gate electrode, germanium or such mixture may be used instead of silicon. Furthermore, metal electrodes, such as TiN, TaN, W, Nb, Ru, and Ru oxide, may be used. In addition, in the range which does not deviate from the summary of this invention, it can deform variously and can carry out.

[Brief Description of the Drawings]

[0049]

[Drawing 1] The conceptual diagram showing concentration distribution of the nitrogen atom in the gate dielectric film of MISFET proposed by this invention and a metal atom.

[Drawing 2] Drawing showing the result of being before and after heat treatment and having measured nitrogen concentration distribution of the direction of thickness in the gate dielectric film which consists of nitriding hafnium silicate by HR-RBS.

[Drawing 3] The conceptual diagram showing the hafnium concentration dependency of the stability of the nitrogen in the nitriding hafnium silicate film.

[Drawing 4] The sectional view showing the outline structure of MISFET concerning the operation gestalt of this invention.

[Drawing 5] The sectional view showing the production process of MISFET of drawing 4.

[Drawing 6] Drawing showing the gas supply timing at the time of forming the nitriding hafnium silicate film by the ALD method.

[Description of Notations]

[0050]

101 -- Silicon substrate

102 -- Component isolation region

103 -- Gate dielectric film

104 -- Gate electrode

105 -- Diffusion layer (source drain field)

106 -- Silicon nitride

107 -- Interlayer insulation film

108 -- Wiring

[Translation done.]


* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.


- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DRAWINGS


[Drawing 1]




[Drawing 2]



[Drawing 3]





[Drawing 4]




[Drawing 5]







[Drawing 6]



. . . .

[Translation done.]

(19) 日本回转計庁(JP)

(12)公 開 特 許 公 報(A)

(11)特許出願公開證号

特期2005-45168 (P2005-45168A)

(43) 公問日 平成17年2月17日(2005.2.17)

| | | | | | | | • |
|---------------|------------------------------|------------------|------------|-------------|-------|-----|--------------|
| (51) int.C1.7 | FJ | | | テーマコード (多号) | | | |
| HO 1 L 29/78 | HOIL | 29/78 | 301G | | 4 K (| 030 | |
| HO1L 21/316 | HOIL | 21/316 | Х | | 5 F (| 058 | |
| HO1L 21/338 | HOIL | 29/78 | 617T | | 5 F | 011 | |
| HO1L 29/796 | HOIL | 29/78 | 617V | | 5 F I | 40 | |
| // C23C 16/42 | C23C | 16/42 | | | | | |
| | 会査 請求 有 き | | | | 夏の数 7 | OL | (金 11 页 |
| (21) 出題19号 | 特題2003-279885 (P2003-279885) | (71) 出原人 | 0000030 | 78 | | | |
| (22) 出腰日 | 平成15年7月25日 (2003.7.25) | | 徐式会 | 生單芝 | | | |
| | | 東京都港区芝滬一丁目 1 会 1 | | | | P) | |
| | | (74) 代理人 | 1000584 | 79 | | | |
| | | 1 | 乔速士 | 跨江 | 武彦 | | |
| | | (74) 代理人 | 1000913 | 51 | | | |
| | | į | 弁理士 | 河野 | 哲 | | |
| | | (74) 代理人 | 1000888 | 83 | | | |
| | | | 弁速士 | 中村 | î Si | | |
| | | (74) 代理人 | 1001088 | 55 | | | |
| | | | 弁理士 | 厳団 | 爲俊 | | |
| | | (74) 代理人 | 1000846 | 18 | | | |
| | | | 乔亚士 | 打型 | 頁列 | | |
| | | (74) 代理人 | 1000921 | 96 | | | |
| | | | 弁理士 | 標本 | 灵逐 | | |
| | | | | | | 最為 | 昇頂に続く |


(54) 【発明の名称】半導体装置及びその製造方法

(57)【要約】

【課題】 ゲート絶縁順として金属シリケートを用いた 構成において、ゲート電極を構成するポロン等の原子の ゲート絶縁膜中への拡散を抑制すると共に、シリコン基 板の界面準位の増加を抑制する。

【解決手段】 シリコン番級101上にゲート袖繰順103を介してゲート電極104が形成された電界効果型トランジスタを有する半導体装置であって、ゲート絶縁膜103は、金属・シリコン・酸素・窒素を含み、該膜103中の窒素濃度はゲート電極界面部で最大、且つ基板界面部で最小であり、ゲート絶縁膜103中の金属濃度はゲート電極界面部で最大である。

【選択図】 図1



【特許請求の範囲】

【請求項1】

半導体基板上にゲート絶縁膜を介してゲート電極が形成された電界効果型トランジスタを有する半導体装置であって、

前記ゲート絶縁膜は金属・シリコン・酸素・窒素を含み、該膜中の窒素機度は前記ゲート電極との界面部で最大、且つ前記基板との界面部で最小であり、前記ゲート絶縁膜中の金属凝度は前記ゲート電極との界面部で最小、且つ前記基板との界面部で最大であることを特徴とする半導体装置。

【請求項2】

前記半導体基板は、シリコン基板、SiGe層上のSi層、又は絶縁膜上のSi層から 10 なることを特徴とする請求項1記載の半導体装置。

【請求項3】

前記ゲート絶縁膜中の金属濃度は、前記ゲート電極との界面から前記基板との界面に向かって単調に増加していることを特徴とする請求項1又は2記載の半導体装置。

【請求項4】

前記ゲート絶縁膜中の金属機度は、前記ゲート電極側から前記基板側へと単調に増加しており、且つ前記ゲート電極との界面部及び前記基板との界面部で共に一様であることを 特徴とする請求項1又は2記載の半導体装置。

【請求項5】

前記ゲート絶縁膜中の金属濃度をMetal/(Metal+Si) (但し、Meta 201はゲート絶縁膜中の金属の組成比、Siはゲート絶縁膜中のシリコンの組成比) と定義したとき、該金属濃度は前記ゲート電極との界面部で15%以下であり、且つ前記基板との界面部で35%以上であることを特徴とする請求項1~4の何れかに記載の半導体装置

【請求項6】

前記ゲート絶縁膜中の金属は、ハフニウム(Hf), ジルコニウム(Zr), チタン(Ti)、タンタル(Ta)、アルミニウム(A1)、イットリウム(Y)、ランタン(La), セリウム(Ce)の中の1つ元素、或いは複数の元素であることを特徴とする請求項1~5の何れかに記載の半導体装置。

【請求項7】

半導体基板上に、金属設度が基板界面側で最大となり且つ上層側で最小となる金属・シリコン・磁素を含む金属シリケート膜を堆積する工程と、

前記金属シリケート膜の表面部に窒素を導入して窒化金属シリケート膜を形成する工程と、

前記室化金属シリケート膜上にゲート電板を形成する工程と、

を含むことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、電界効果型トランジスタ (MISFET) を有する半導体装置に係わり、特 40 にゲート絶縁膜に高誘電率材料を用いた半導体装置及びその製造方法に関する。

[背景技術]

[0002]

近年、LSIの高遠化、高集積化の要求によりゲート絶縁膜の薄膜化が進められており、SiO、膜ではリーク電流抑制等の観点から薄膜化がもはや限界となっている。そこで、SiO、換算膜厚が薄く且つリーク電流の少ない絶縁膜として、SiO、よりも比誘電率の高い材料(High-k材料)を用いることが検討されている。このようなHigh-k材料として、SiO、に金属原子を添加した、いわゆる金属シリケートを用いることが検討されている。

[0003]

50

金属シリケートをゲート組縁膜とした場合の深刻な問題は、ゲート電極を構成する原子 (例えばpolyーSi電極を用いた場合のドーパント原子のポロン等)がゲート絶縁膜 中へ拡散することである。ゲート絶縁膜中へ拡散した電極構成原子は膜中で固定電荷を発 生し、フラットバンド電圧シフトや移動度低下を引き起こす。この電極構成原子の拡散は、金属シリケートに窒素を添加することで抑制されることが知られているが、一方で添加 した窒素がシリコン基板との界面近傍に存在すると界面準位を増加させ、これが移動度の 低下をもたらすことも知られている。

[0004]

従って、ゲート絶縁膜中への電極構成原子の拡散を抑制しなおかつ基板界面の特性を良好に保つためには、電極界面付近のみに窒素を高浸度に添加することが好ましい。しかし 10、金属シリケート中での窒素原子の拡散は特に速いため、一時的にはゲート電極側のみ濃度が大きく偏った分布を持つようにゲート絶縁膜中に窒素を導入することはできても、これを安定的に維持することは極めて困難である。

【特許文献 1】特開2001-332547

【発明の関示】

【発明が解決しようとする課題】

[0005]

このように従来、MISFETのゲート絶縁膜として金属シリケートを用いた場合、ゲート電極を構成するボロン等の原子のゲート絶縁膜中への拡散を抑制するためにゲート絶縁膜中に窒素を導入する必要があるが、ゲート絶縁膜中に窒素を導入すると、シリコン基 20 板の界面準位を増加させて移動度の低下を招く問題があった。

[0006]

本発明は、上記事情を考慮して成されたもので、その目的とするところは、ゲート絶縁 膜として金属シリケートを用いた構成において、ゲート電極を構成するボロン等の原子の ゲート絶縁膜中への拡散を抑制することができ、且つシリコン基板の界面準位の増加を抑 制することができ、LSIの高速化及び高集積化に寄与し得る半導体装置を提供すること にある。

【課題を解決するための手段】

[0007]

上記課題を解決するために本発明は、次のような構成を採用している。

[0008]

即ち本発明は、半導体基板上にゲート絶縁膜を介してゲート電極が形成された電界効果型トランジスタを有する半導体装置であって、前記ゲート絶縁膜は金属・シリコン・酸素・窒素を含み、該膜中の窒素機度は前記ゲート電極との界面部で最大、且つ前記基板との界面部で最小であり、前記ゲート絶縁膜中の金属凝度は前記ゲート電極との界面部で最小、且つ前記基板との界面部で最大であることを特徴とする。

[0009]

ここで、ゲート絶縁膜のゲート電極との界面部とは、ゲート電極界面のみならず、ゲート電極界面とその近傍を含む領域を意味している。同様に、基板界面部とは、基板界面のみならず、基板界面とその近傍を含む領域を意味している。即ち、界面部とは界面付近を 40 意味している。

[0010]

また、本発明の望ましい実施態様としては次のものがあげられる。

[0011]

(1) 半導体基板は、シリコン基板であること。

[0012]

(2) 半導体基板は、SiGe層上のSi層であること。さらに、SiGe層は格子歪みが緩和されたものであり、Si層は格子歪み(引っ張り歪み)を有するものであること。【0013】

(3) 半導体基板は、絶縁膜上のSi層(SOI)からなること。

50

16

50

[0014]

(4) ゲート絶縁順中の金属濃度は、ゲート電極界面から基板界面に向かって単調に増加すること。

[0015]

(5) ゲート絶縁膜中の金属濃度は、ゲート電極界面から基板界面に向かって階段状に増加すること。

[0016]

(6) ゲート絶縁膜中の金属濃度は、ゲート電極側から基板側へと単調に増加しており、 且つゲート電極界面部及び基板界面部で共に一様であること。

[0017]

(7) ゲート絶縁順中の金属濃度をMetal/(Metal+Si) (但し、Metalはゲート絶縁膜中の金属の組成比、Siはシリコンの組成比) と定義したとき、該金属濃度はゲート電極界面部で15%以下であり、且つ基級界面部で35%以上であること。【0018】

(8) ゲート絶縁膜中の金属は、ハフニウム(Hf)、ジルコニウム(Zr)、チタン(Ti)、タンクル(Ta)、アルミニウム(Al)、イットリウム(Y)、ランクン(La)、セリウム(Ce)の中の1つ元素、或いは複数の元素であること。

[0019]

また本発明は、電界効果型トランジスタを有する半導体装置の製造方法であって、シリコン基板上に、金属濃度が基板界面側で最大となり且つ上層側で最小となる金属・シリコ 20ン・酸素を含む金属シリケート膜を堆積する工程と、前記金属シリケート膜の表面に窒素を導入して窒化金属シリケート膜を形成する工程と、前記窒化金属シリケート膜上にゲート電極を形成する工程と、を含むことを特徴とする。

【発明の効果】 【0020】

本発明によれば、ゲート絶縁膜中の窒素機度をゲート電極界面部で最大、且つ基板界面部で最小としているので、ゲート絶縁膜中の窒素濃度をゲート電極界面部で十分高くしてゲート電極構成原子のゲート絶縁膜中への拡散を抑制することができ、ゲート絶縁膜中の窒素濃度を基板界面部で十分低くしてシリコン基板の界面準位の増加を抑制することができる。これに加えて、ゲート絶縁膜中における金属機度をゲート電極界面部で最小、且つ 35 基板界面部で最大としているので、窒素機度が高い領域では金属機度が低くなり、これにより窒素の拡散を抑制することができる。

[0021]

従って、ゲート電極を構成する原子のゲート絶縁膜中への拡散を抑制し、且つシリコン基板との界面の特性が良好な窒化金属シリケート絶縁膜を得ることができる。これにより、MISFETの性能を向上させることが可能となり、LSIの高速化、高集積化に寄与することができる。

【発明を実施するための最良の形態】

[0022]

本発明で提案する半導体装置は、窒化金属シリケート中の窒素原子と金属原子の膜中で 40 の設度分布について、窒素設度が電極界面付近で最大かつ基板界面付近で最小であり、それと同時に金属設度が電極界面付近で最小かつ基板界面付近で最大であることを特徴とする。

[0023]

上記の電極界面付近とはゲート電極とゲート絶縁膜の真の界面を含む有限の領域を指しており、このことは基板界面付近についても同様である。そこで、以下では金属原子及び窒素原子のゲート絶縁膜中での濃度分布の具体的な例を幾つか示す。図1(a)~(c)は本発明のゲート絶縁膜中における金属原子と窒素原子の膜厚方向の浸度分布を示す概念図である。なお、図中の191はシリコン基板、103はゲート絶縁膜としての窒化金属シリケート、104はゲート電極としてのポリSi膜を示している。

20

[0024]

図1 (a) に示すように、基板界面の近傍に全属原子の譲度が高い領域があり、ゲート電極界面の近傍に金属原子の渡度が低い領域が存在し、それらに挟まれる領域における金属原子の濃度は両界面近傍の中間的な譲度である。即ち、基板界面付近と電極界面付近とで挟まれる領域においては、金属原子の濃度が電極側から基板側へ向かって一定の傾斜で徐々に増加している。一方、窒素原子の濃度はゲート電極界面で最大であり基板界面で最小であり、窒素原子の濃度が電板側へ向かって一定の傾斜で徐々に減少している。

· [0025]

図1 (b) は、ゲート電極界面から基板界面に向かって金属機度が単調に増加する場合 10 である。図1 (b) に示すように、金属機度の膜厚方向の勾配は膜中で必ずしも一様である必要はなく、途中で変化していてもよい。

[0026]

図1 (c) は、金属原子の濃度に関してゲート絶縁膜がゲート電極界面側と基板界面側の2つの領域に分かれ、それぞれの領域内では金属濃度が一様な場合である。この場合も、ゲート絶縁膜中の金属浸度は、ゲート電極側で低く基板側で高くなっている。また、このような濃度分布は、ゲート絶縁膜を2層に形成することにより得られる。さらに、多数の層を積層することにより、ゲート絶縁膜中の金属組成が階段状に変化するような構成としても良い。

[0027]

これらの図1 (a) ~ (c) で示したように、金属原子の浸度は真の界面で最大或いは 最小である必要はなく、ゲート電極界面を含む有限の領域を意味する電極界面付近で最大 となり、且つ基板界面を含む有限の領域を意味する基板界面付近で最小であれば、全て本 発明の範囲に含まれる。このことは窒素原子の濃度分布についても同様である。より具体 的には、金属又は窒素の浸度が界面よりも僅かに内側で最大又は最小となる場合であって も、本発明の範囲に含まれる。

[0028]

上記の構造にすることで、ゲート電極側のみ浸度が大きく偏った窒素分布は安定的に維持され、ゲート電極構成原子のゲート絶縁膜中への拡散を抑制し、かつ半導体基板界面の特性が良好な窒化金属シリケート膜が実現できる。

[0029]

以下にその理由を説明する。室化金属シリケートからなるゲート絶極膜中の窒素原子は、金属濃度が高い部分ほど周囲の原子との結合が弱く、一方金属濃度の低い部分ほど結合は強い。そのため、熱などの膜中原子の再構成が促される外的妄因が加わった際に、膜中の金属原子の急度分布が上記のプロファイルを持つ場合には、金属濃度の高い基板界面付近ほどの窒素原子の外部への散逸が顕著であり、金属濃度の低いゲート電極界面付近ほど安定してそのまま維持される。従って、ゲート絶極膜中の窒素原子の急度は自発的にゲート電極側ほど違度が高くなる傾向を持ち、表面窒化によってゲート電極側に偏って導入された窒素原子の急峻な分布は安定的に維持される。

[0030]

次に、ゲート電極付近、基板付近で望ましい金属原子の浸度について図2と図3を参照しながら検討する。ハフニウム濃度Hf/(Hf+Si)の異なる(15%と35%)の窒化ハフニウムシリケートを成膜した。いずれも窒素濃度は40at.%であり、組成は膜中で一様である。これらの膜を絶縁膜とするシリコン基板/窒化ハフニウムシリケート/poly-SiのMIS試料を作製した。

[0031]

このMIS試料に熱処理(1000℃、30秒、窒素雰囲気中)を加えた後、膜厚方向 の窒素濃度分布をHR-RBS(High Resolution Rutherford Backscattering Spectros copy)分析により測定した。その結果が図2である。図2から分かるように、ハフニウム 濃度が35%の試料は15%の試料に比べて膜中の窒素濃度が有意に低い。これは、成膜 50 時には窒素濃度が同じであった両試料のうち、ハフニウム浸度の高い試料のみ熱処理によって窒素原子が絶縁膜外部に散逸し、最終的に膜中窒素濃度が低下したと考えられる。上述のHR-RBSでは、奥行き方向の浸度分布を知ることができる。ゲート絶縁膜のような薄膜ではRBSやXPS(X-ray Photoelectron Spectroscopy)を用いて組成分析が可能である。

[0032]

つまり、ハフニウム機度が高いほど窒素原子と周囲の原子との結合が弱く、熱などの原子の再構成を促す外的要因によって容易に結合が切断され、絶縁膜外部へと放出されるためである。この窒素の膜中での安定性のハフニウム機度依存性に関して模式的に表すと図3のようになる。図3によれば、膜中の窒素原子を安定的にその場に維持するためにはハ10フニウム機度Hf/(Hf+Si)を15%以下にすることが望ましく、この機度が電極界面付近の機度として望ましい上限である。また、膜中の窒素原子を外部へ散逸させるためにはハフニウム機度Hf/(Hf+Si)を35%以上にすることが望ましく、この機度が基板界面付近の機度として望ましい下限である。

[0033]

以上の検討の結果、ゲート絶縁膜中の急峻な窒素濃度分布を安定的に維持するためには、窒化金属シリケート膜中の金属濃度Metal/(Metal+Si)は、電極付近で15%以下、基板付近で35%以上とすることが重要であると結論付けられる。

[0034]

以下、図面を参照しながら本発明のより具体的な実施形態を詳細に説明する。 【0035】

図4は、本発明の実施形態に係わるMISFETの断面構成を示した図である。このMISFETは、p型シリコン基板101と、このシリコン基板101上に形成された窒化金属シリケートからなるゲート絶縁膜103と、このゲート絶縁膜103上に形成された n型不純物の導入されたポリシリコンからなるゲート電極104を具備している。また、シリコン基板101中のゲート電極104を挟む位置には、n型不純物の導入された拡散層であるソース・ドレイン領域105が形成されている。ゲート電極104の側壁にはシリコン窒化膜からなるゲート側壁106が形成されている。107はシリコン酸化膜からなる層間絶縁膜である。唇間絶縁膜107に設けられたコンタクト孔を介して、ゲート電極104及びソース・ドレイン領域105にアルミニウム配線108が接続されている。 また、MISFETは基板101上に複数個形成され、各々のMISFETは素子分離領域102によって分離されている。

[0036]

次に、具体的な形成方法について、窒化ハフニウムシリケート膜をゲート絶縁膜103とするn-MISFETを例として説明する。

[0037]

まず、図5 (a) に示すように、面方位(100), 比抵抗4~6Ωcmのp型シリコン基板101上に、反応性イオンエッチングにより、素子分離のための溝を形成する。 続いて、例えばLP-TEOS膜を埋め込むことにより素子分離領域102を形成する。その後、ゲート絶縁膜103を形成する。

[0038]

[0039]

50

上記のハフニウムシリケート膜の成膜は原子層堆積法(ALD法)で行ってもよい。この場合、ハフニウム系原材料ガスとシリコン系原材料ガスと酸素を図6に示すように交互に供給する。即ち、ハフニウム系ガスとシリコン系ガスの1回当たりの供給時間はそれぞれ一定 $T_{\rm nr}$ 、 $T_{\rm nr}$ に保持した状態で、酸素の1回当たりの供給時間は $T_{\rm nr}$ <ク $T_{\rm nr}$ と順次長くするよう変化させる。これにより、ゲート絶縁膜103のシリコン基板に近い側ではハフニウム含有量が多くなり、また表面側では少なくなる。

[0040]

また、ハフニウムシリケート膜の成膜はスパッタ成膜法で行ってもよい。例えば、アルゴン・酸素混合ガス中で、ハフニウムターゲットとシリコンターゲットを同時に用いてスパック成膜する。このとき、シリコンターゲットの出力に対するハフニウムターゲットの19出力の比が時間とともに小さくするように変化させる。これにより、ゲート絶縁膜103のシリコン基板に近い側ではハフニウム含有量が多くなり、また表面側では少なくなる。【0041】

次に、図5(b)に示すように、ハフニウムシリケート膜103の表面近傍の窒化を行う。例えば、NOガス或いはNH,ガス雰囲気中で加熱することでゲート絶縁膜103の表面近傍を窒化することができる。また、窒素イオン注入を用いて表面にのみ窒素原子を導入し急遠加熱(RTA)によって窒素原子の安定化を行ってもよい。また、励起(ラジカル)窒素を照射する手法で表面近傍に窒素を導入してもよい。この方法は、表面近傍のみの高濃度の窒化が望ましい場合は特に有効である。

[0042]

次に、図5 (c) に示すように、化学気相成長法によってポリシリコン膜を全面に堆積し、このポリシリコン膜をパターニングしてゲート電極104を形成する。続いて、例えば450℃、圧力1~104Paにおいて、窒素ガスで希釈したSiH。ガスとNH、ガスの混合ガスを用いて、例えば5~200nmのシリコン量化膜106を堆積する。【0043】

以後の工程は、通常のMISFETの製造工程と同様である。具体的には、例えば加速電圧20keV,ドーズ量1×10¹³cm²で砒素のイオン注入を行い、ソース・ドレイン領域105を形成する。続いて、化学気相成長法によって全面に層間絶縁膜となるシリコン酸化膜107を堆積し、この層間絶縁膜107にコンタクト孔を開口する。その後、スパッタ法によって全面にアルミニウム膜を堆積し、これを反応性イオンエッチングによってパターニングすることにより配線108を形成する。このような工程を経て、前記図4に示すMISFETを形成することができる。

【0044】 かくして形成されたMISFETにおいては、ゲート絶縁膜103中の窒素濃度をゲート電極界面部で十分高くしているので、ゲート電極104の構成原子のゲート絶縁膜103中への拡散を抑制することができる。さらに、ゲート絶縁膜103中の窒素濃度を基板界面部で十分低くしているので、シリコン基板101の界面準位の増加を抑制することができる。

[0045]

しかも、窒素譲度が高いゲート電極界面部では金属濃度を十分低くしているので、ゲー 40ト電極界面部における窒素の拡散を抑制することができる。さらに、窒素濃度が低い基板界面部では金属譲度を十分高くしているので、基板界面部における窒素の外部への散逸を促進することができる。このため、ゲート絶縁膜103中の窒素濃度として、ゲート電極界面側で高く基板側で低い状態が安定に保持されることになる。

[0046]

従って、最終的な製品レベルにおいても、ゲート電極104を構成する原子のゲート総 縁膜103中への拡散を抑制し、且つシリコン基板101との界面の特性が良好な窒化金 属シリケート絶縁膜を得ることができる。これにより、MISFETの性能を向上させる ことが可能となり、LSIの高速化、高集積化に寄与することができる。

なお、本発明は上述した実施形態に限定されるものではない。実施形態では、基板としてシリコン基板を用いたが、この代わりに、SiGe層上にSi層を形成したSi/SiGe基板を用いることもできる。ここで、SiGe層を格子歪みが緩和されたものとし、Si層に格子歪み(引っ張り歪み)を持たせることにより、歪みSiデャネルを利用した高移動度のFETを作製することができる。さらに、シリコン基板の一部の領域がSiOzに置き換わったSOI (Silicon On Insulator) 構造の基板を用いてもよい。また、シリコン基板の形状が異なるMISFET、例えばFin型FETに適用することも可能である。

[0048]

また、ゲート電極としては、シリコンの代わりにゲルマニウム、或いはこれらの混合物 10 を用いてもよい。さらに、TiN、TaN、W、Nb、Ru、Ru酸化物等の金属電極を用いてもよい。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。

【図面の簡単な説明】

[0049]

【図1】本発明で提案するMISFETのゲート絶縁膜中の窒素原子及び金属原子の機度 分布を示す概念図。

【図2】窒化ハフニウムシリケートからなるゲート絶縁膜中の膜厚方向の窒素濃度分布を 、熱処理前後でHR-RBSによって測定した結果を示す図。

【図3】窒化ハフニウムシリケート膜中における窒素の安定性の、ハフニウム濃度依存性 20 を示す概念図。

【図4】本発明の実施形態に保わるMISFETの概略構造を示す断面図。

【図5】図4のMISFETの製造工程を示す断面図。


【図6】窒化ハフニウムシリケート膜をALD法で成膜する際のガス供給タイミングを示す図。

【符号の説明】


[0050]

- 101…シリコン基板
- 102…案子分離領域
- 103…ゲート絶縁膜
- 104…ゲート電極
- 105…拡散層 (ソース・ドレイン領域)
- 106…シリコン窒化膜
- 107…層間絶縁膜
- 108…配線


【図1】




【図2】




[図3]




【図4】




【図5】





[図6]



プロントページの続き (72)発明者 飯島 良介 神奈川県横浜市磯子区新杉田町8番地 株式会社夏芝横浜事業所内 (72)発明者 山口 豪 神奈川県護浜市磯子区新杉田町8番地 株式会社夏芝護兵事業所内 (72) 発明者 西山 彰 神奈川県嶺浜市磯子区新杉田町8番地 株式会社京芝嶺浜事業所内 Fターム(参考) 4KU30 AA06 AA09 BAG1 BAG2 BA10 BA17 BA18 BA22 BA42 BA48 CA04 CA12 LA02 5F058 8A01 BA05 8C12 8D09 8D16 8F02 8F12 8F20 8F23 8F30 BF37 BH04 BH15 BH15 BJ01 SF119 AA14 AA30 CC02 DD05 DD13 EE01 EE02 EE04 EE08 EE69 EE32 EE45 FF01 FF06 FF26 FF27 FF28 CC02 CC12 HJ01 HJ04 HJ13 HL03 HL23 NNO2 NN23 NN35 NN62 5F140 AA05 AA06 AA28 AC28 AC36 BA01 BA05 BA20 BD04 BD07 8015 8017 8E05 8E07 8E09 8E10 8E15 8E17 8E19 8F01 BF04 BF07 BF10 BC38 BC14 BH49 BJ01 BJ05 BJ23 EK13 8K25 8K29 CA03 CB04 CC03 CC12